

7-08

# GUÍA DE ESTUDIO DE LDI



## ELECTRONICA DIGITAL

CÓDIGO 01531075

UNED

7-08

ELECTRONICA DIGITAL

CÓDIGO 01531075

# ÍNDICE

OBJETIVOS

CONTENIDOS

EQUIPO DOCENTE

BIBLIOGRAFÍA BÁSICA

BIBLIOGRAFÍA COMPLEMENTARIA

SISTEMA DE EVALUACIÓN

HORARIO DE ATENCIÓN AL ESTUDIANTE

## OBJETIVOS

El programa de la asignatura pretende ofrecer al alumno de primer curso de Informática las bases electrónicas de la computación digital. Consta de 4 unidades temáticas que cubren desde la especificación de los *operadores lógicos* necesarios y suficientes para la síntesis de cualquier *procesador digital* de información hasta las fronteras con la microelectrónica y la física de dispositivos electrónicos, y las asignaturas complementarias dentro del primer curso.

Para fijar la posición de la Electrónica Digital en el plan de estudios de primer curso de la Escuela Universitaria de Informática, conviene considerar sus fronteras con la Lógica Matemática y la Estructura y Tecnología de Computadores.

La primera frontera se establece con las bases lógicas de la programación. Nosotros sólo necesitamos especificar los operadores lógicos y algunos rudimentos de autómatas finitos para buscar después su síntesis electrónica. Gran parte de la lógica de proposiciones y toda la lógica de predicados queda fuera de las necesidades de la Electrónica Digital.

La segunda frontera es con la Estructura de Computadores. La base conceptual de esta frontera es la necesidad de programación. Cuando la complejidad del cálculo hace poco conveniente su descripción a nivel electrónico, aparece el concepto de *instrucción*, el lenguaje ensamblador y los lenguajes de alto nivel. Para hacer operativos estos cálculos necesitamos *arquitecturas* especiales que decodifiquen las instrucciones, encaminen los datos, operen con ellos de forma aritmético-lógica y los metan o saquen de memoria. Es decir, la Electrónica Digital proporcional al alumno los conocimientos básicos sobre los módulos funcionales a partir de los cuales la arquitectura de computadores diseña las máquinas físicas. Explicamos la estructura interna y la función de contadores, registros, memorias y temporizadores pero no abordamos el estudio de unidades de cálculo de mayor granularidad. Nuestra misión es enlazar la Lógica con la Arquitectura de Computadores.

## CONTENIDOS

El curso pretende cubrir el conjunto de materias que van desde las bases lógicas de la Electrónica Digital hasta la lógica secuencial programable. Hemos distribuido ese contenido en 13 temas estructurados a su vez en cuatro grupos:

- a) *Modelos matemáticos* (tema 1, parte del 8 y tema 9).
- b) *Dispositivos electrónicos y familias lógicas* (tema 2, 3 y 4).
- c) *Funciones en lógica combinatorial* (temas 5, 6 y 7).
- d) *Funciones en lógica secuencial* (temas 8, 9, 10, 11, 12 y 13).

### Temario detallado

**TEMA 1.** Exigencias computacionales del procesamiento digital de la información

*Tema de carácter informativo, sin constituir materia de examen.*

1.1. Procesamiento digital de la información. 1.2. Funciones combinatoriales y secuenciales necesarias. 1.3. Variables y operadores lógicos: álgebra de Boole. 1.4. Funciones lógicas:

formas canónicas. 1.4.1. Forma normal disyuntiva. 1.4.2. Forma normal conjuntiva. 1.5. Otras representaciones completas (NAND y NOR). 1.6. Análisis y síntesis. 1.7. Introducción a la minimización.

## **TEMA 2.** Dispositivos electrónicos en corte y saturación

*Tema de carácter informativo, sin constituir materia de examen.*

**2.1. Estructura general de los operadores lógicos. 2.2. Diodos de unión P-N. 2.3. Comportamiento estático, polarización y comportamiento dinámico. 2.4. Diodos en conmutación. 2.4.1. Transitorio de cierre. 2.4.2. Transitorio de corte. 2.5. Transistores bipolares. 2.5.1. Diagrama de corrientes: Estudio cualitativo del transistor bipolar. 2.5.2. Circuito equivalente del transistor bipolar. 2.5.3. Curvas características y regiones de funcionamiento de los transistores bipolares. 2.6. El transistor bipolar en corte y saturación. 2.6.1. Estado de corte. 2.6.2. Estado de saturación. 2.6.3. Transiciones entre estado. 2.7. Estructuras MIS. 2.8. Transistores MOSFET. 2.9. Curvas características, regiones de funcionamiento y modelo elemental del transistor MOSFET.**

## **TEMA 3.** Familias lógicas (I): TTL

**3.1. Introducción a las familias lógicas. 3.2. Caracterización de las distintas familias lógicas. 3.2.1. Características estáticas. 3.2.2. Transitorios. 3.2.3. Ruido. 3.2.4. Flexibilidad lógica. 3.3. Lógica resistencia-transistor. 3.4. Lógica diodo-transistor (DTL). 3.5. Lógica transistor-transistor (TTL). 3.5.1. Puerta NAND en TTL. 3.5.2. Puertas TTL de tres estados. 3.6. Datos de catálogo.**

## **TEMA 4.** Familias lógicas (II): ECL, MOS, CMOS y BiCMOS

**4.1. Lógica de emisores acoplados. 4.1.1. Amplificador diferencial. 4.1.2. Inversor ECL. 4.1.3. Puerta NAND. 4.2. Inversor básico en MOS. 4.2.1. Comportamiento del transistor de carga. 4.2.2. Comportamiento del transistor impulsor. 4.2.3. Curva de transferencia del inversor. 4.2.4. Puertas NAND y NOR con NMOS. 4.3. Inversor básico en CMOS. 4.3.1. Comportamiento estático. 4.3.2. Comportamiento dinámico. 4.3.3. Inversor de tres estados. 4.3.4. Acoplo con otras familias. 4.4. Circuitos NAND, NOR y Puertas de Transmisión en CMOS. 4.5. Circuitos BiCMOS. 4.6. Comparación de familias lógicas.**

## **TEMA 5.** Lógica combinacional (I): Funciones aritmético-lógicas

**5.1. Representación conjunta de números positivos y negativos. 5.2. Sumadores y restadores. 5.2.1. Semisumadores. 5.2.2. Sumadores. 5.2.3. Semirrestadores. 5.2.4. Restadores completos. 5.2.5. Sumadores serie. 5.2.6. Sumador paralelo con acarreo adelantado. 5.3. Sumadores en complemento a 1: gestión del problema del rebose. 5.4. Comparadores. 5.5. Unidades aritmético-lógicas (ALUs).**

## **TEMA 6.** Lógica combinacional (II): Ruta de datos

**6.1. Circuitos selectores de datos (multiplexos). 6.2. Demultiplexos. 6.3. Codificadores con prioridad. 6.4. Amplificadores (buffers-drivers) y transmisores-receptores de bus.**

## **TEMA 7.** Lógica combinacional programable

7.1. Procesamiento digital de la información. 7.2. Memorias PROM, EPROM, EEPROM y FLASH. 7.3. Transistores de puerta flotante (FAMOS) y mecanismos de borrado. 7.3.1. Borrado de EPROMs. 7.3.2. Borrado de las EEPROMs. 7.3.3. Borrado de las memorias FLASH. 7.4. Organización interna y ejemplos de EEPROM y FLASH. 7.4.1. EPROMs. 7.4.2. EEPROM. 7.4.3. FLASH. 7.5. PALs y PLAs. 7.6. Configuraciones de salida. 7.7. Nomenclatura y ejemplos de circuitos PAL.

**TEMA 8: Exigencias computacionales de la lógica secuencial: circuitos biestables**

8.1. Introducción a la teoría de autómatas finitos: concepto de estado. 8.2. El tiempo en digital: comportamiento síncrono y asíncrono. 8.3. Biestables. 8.3.1. R-S básico. 8.3.2. R-S Sincronizado a niveles. 8.3.3. Disparo por flancos. 8.3.4. R-S Sincronizado a nivel y con entradas asíncronas de preset y clear. 8.4. Biestables J-K. 8.4.1. Configuración "master-slave". 8.5. Biestables T y D. 8.5.1. D disparado por flancos.

**TEMA 9. Introducción al diseño secuencial: contadores y registros**

9.1. Introducción al diseño secuencial con biestables D, T y J-K. 9.2. Procedimiento general de síntesis. 9.3. Representación, síntesis y análisis modular de autómatas con PDLs. 9.3.1. Representación. 9.3.2. Síntesis. 9.3.3. Análisis. 9.4. Diseño con biestables J-K. 9.5. Contadores. 9.5.1. Contadores asíncronos. 9.5.2. Contadores síncronos. 9.5.3. Aplicación del método general a la síntesis de contadores con PDLs. 9.6. Registros de desplazamiento.

**TEMA 10. Temporizadores y relojes**

10.1. Circuitos de tiempo. 10.2. Monoestables. 10.3. Astable. 10.4. Circuitos de tiempo tipo 555. 10.5. Temporizadores programables. 10.6. Relojes.

**TEMA 11. Memorias RAM y CAM**

11.1. Memorias de lectura/escritura volátiles. 11.2. Organización de las memorias SRAM. 11.3. Evolución de las SRAM. 11.4. Celdas RAM estáticas (SRAM) en tecnología bipolar. 11.5. Celdas RAM estáticas (SRAM) en tecnología MOS. 11.6. Celdas RAM dinámicas (DRAM) en tecnología MOS. 11.7. Organización de las memorias RAM dinámicas (DRAM). 11.7.1. Ampliación del número de líneas de entrada/salida. 11.7.2. Modificaciones en los modos de acceso. 11.7.3. DRAMs síncronas con bancos múltiples. 11.8. Circuitos de memoria asociativa (CAM). 11.8.1. Aspectos básicos de la organización de un circuito CAM. 11.8.2. Celda CAM básica en CMOS. 11.8.3. Ejemplos de circuitos CAM.

**TEMA 12. Memorias de acceso secuencial**

12.1. Organizaciones de acceso secuencial. 12.2. Etapas dinámicas en MOS y CMOS. 12.3. Estructuras CCD. 12.4. Memorias FIFO sobre celdas RAM en CMOS. 12.4.1. Tipos de FIFO. 12.4.2. Arquitecturas de las FIFO-RAM.

**TEMA 13. Lógica secuencial programable: CPLDs y FPGAs**

*Tema de carácter informativo, sin constituir materia de examen.*

**13.1. Aspectos generales de los PLDs de alta densidad. 13.2. Evolución y ejemplos de las arquitecturas CPLD. 13.3. Evolución y ejemplos de las arquitecturas FPGA. 13.4. ¿Dónde termina la electrónica y dónde empieza la programación?.**

**EQUIPO DOCENTE**

Nombre y Apellidos	FELIX DE LA PAZ LOPEZ
Correo Electrónico	delapaz@dia.uned.es
Teléfono	91398-9470
Facultad	ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA
Departamento	INTELIGENCIA ARTIFICIAL

Nombre y Apellidos	MARGARITA BACHILLER MAYORAL
Correo Electrónico	marga@dia.uned.es
Teléfono	91398-7166
Facultad	ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA
Departamento	INTELIGENCIA ARTIFICIAL

Nombre y Apellidos	ANTONIO RODRIGUEZ ANAYA
Correo Electrónico	arodriguez@dia.uned.es
Teléfono	91398-6550
Facultad	ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA
Departamento	INTELIGENCIA ARTIFICIAL

**BIBLIOGRAFÍA BÁSICA**

ISBN(13):9788488667465

Título:PROBLEMAS DE ELECTRÓNICA DIGITAL (1ª)

Autor/es:Mira Mira, José ; Fernández Díaz, Roberto ; Lázaro Obensa, Juan Carlos ; Delgado García, Ana Esperanza ;

Editorial:SANZ Y TORRES

ISBN(13):9788488667731

Título:ELECTRÓNICA DIGITAL (2ª)

Autor/es:Mira Mira, José ; Dormido Bencomo, Sebastián ; Canto Díez, Mª Antonia ; Delgado García, Ana Esperanza ;

Editorial:SANZ Y TORRES

**Teoría**

MIRA, J.; DELGADO, A. E.; DORMIDO, S. y CANTO, M. A.: *Electrónica Digital* (2.<sup>a</sup> edición, 2001) Editorial Sanz y Torres (Pinos Alta, 49. E-28029 Madrid). Tel. 91 733 76 60 y 733 89

86.

### **Problemas**

DELGADO, A. E.; MIRA, J.; HERNÁNDEZ, R, y LÁZARO, J. C.: *Problemas de Electrónica Digital*. 1999. Editorial Sanz y Torres. Tel. 91 733 76 60 y 733 89 86.

## **BIBLIOGRAFÍA COMPLEMENTARIA**

En la pagina web de la asignatura, en la dirección :

[http://www.ia.uned.es/asignaturas/electronicas/ed\\_new/Bibliografia\\_complementaria.html](http://www.ia.uned.es/asignaturas/electronicas/ed_new/Bibliografia_complementaria.html)

el alumno encontrara una relación bastante extensa y especificada por temas de las referencias bibliográficas aconsejadas

## **SISTEMA DE EVALUACIÓN**

Dado el carácter esencialmente práctico del contenido de la asignatura y la naturaleza de la enseñanza a distancia es aconsejable organizar la docencia en torno a la realización de un conjunto de actividades de simulación que permitan al alumno comprobar su nivel de comprensión del funcionamiento de un conjunto seleccionado de circuitos básicos en lógica combinacional y secuencial junto a las pruebas presenciales usuales.

### **Simulaciones**

Son de carácter voluntario. Toda la información necesaria para su desarrollo está en la página web de la asignatura (simulador PSpice, tutorial, guiones, ejemplos resueltos y ejemplos propuestos para ser resueltos por el alumno). La experiencia docente nos dice que aquellos alumnos que han realizado estas actividades de evaluación comprenden mejor las relaciones ente estructura y función de los circuitos digitales y obtienen mejores resultados en las Pruebas Presenciales.

### **Pruebas Presenciales**

Consistirán en tres preguntas de naturaleza teórico-práctica consistentes en el *análisis* (dado un circuito explicar su función) o en la *síntesis* (dada una especificación funcional diseñar el circuito que la realiza) de una función combinacional o secuencial. Las tres preguntas se valorarán por separado sobre 10 puntos y la nota final será el valor medio de estas tres puntuaciones.

## HORARIO DE ATENCIÓN AL ESTUDIANTE

Horario de asistencia a alumnos y profesores tutores

**Dr. D. Félix de la Paz**

Lunes lectivos de 15 a 19 h.

Despacho 3.19 de la Escuela T. S. de I. Informática. Tel.: 91 398 71 44

**Dra. D.<sup>a</sup> Margarita Bachiller**

Lunes y Martes lectivos de 14:30 a 16:30 h.

Despacho 3.17 de la Escuela T. S. de I. Informática. Tel.: 91 398 71 66

**Prof. D. Antonio Rodríguez Anaya**

Lunes lectivos de 15 a 19 h.

Despacho 3.05 de la E. T. S. I. Informática. Tel.: 91 398 65 50

**Dirección de contacto:** ETSI Informática. UNED. Edificio Interfacultativo - 3.<sup>a</sup> planta  
C/ Juan del Rosal, 16. Ciudad Univesitaria.

28040-Madrid

Fax: 91 398 88 95. Correo electrónico: electr-dig@dia.uned.es

## OTROS MATERIALES

El programa simulador de circuitos electrónicos, analógicos y digitales, PSpice (versión de demostración y de uso libre) se encuentra en la página de web de la asignatura:

<http://www.ia.uned.es/asignaturas/electronicas>

Se aconseja el uso del curso virtual de la asignatura. Allí encontrara información adicional así como material complementario, simulaciones, ejemplos, noticias, etc...

---

## IGUALDAD DE GÉNERO

En coherencia con el valor asumido de la igualdad de género, todas las denominaciones que en esta Guía hacen referencia a órganos de gobierno unipersonales, de representación, o miembros de la comunidad universitaria y se efectúan en género masculino, cuando no se hayan sustituido por términos genéricos, se entenderán hechas indistintamente en género femenino o masculino, según el sexo del titular que los desempeñe.