

6-07

GUÍA DE ESTUDIO DE LDI



ARQUITECTURA E INGENIERIA DE COMPUTADORES

CÓDIGO 0155401-

UNED

6-07

ARQUITECTURA E INGENIERIA DE
COMPUTADORES
CÓDIGO 0155401-

ÍNDICE

OBJETIVOS

CONTENIDOS

EQUIPO DOCENTE

BIBLIOGRAFÍA BÁSICA

BIBLIOGRAFÍA COMPLEMENTARIA

SISTEMA DE EVALUACIÓN

HORARIO DE ATENCIÓN AL ESTUDIANTE

OBJETIVOS

Los contenidos de la asignatura se pueden dividir claramente en dos bloques o partes que se corresponden con cada uno de los dos cuatrimestres de que consta el curso. Estos bloques se denominan:

Bloque 1: Fundamentos de los procesadores superescalares..

Bloque 2: Arquitecturas y procesamiento paralelo.

El primer bloque se centra en el estudio de técnicas arquitectónicas utilizadas actualmente en el diseño y construcción de muchos de los computadores que nos rodean. Estas técnicas tienen como finalidad obtener un mayor paralelismo a nivel de instrucción (ILP) y lograr así un mejor rendimiento del procesador. Para lograr este objetivo en esta primera parte se estudian los conceptos de segmentación, la jerarquía de memoria y los sistemas de E/S, los procesadores superescalares y algunas técnicas avanzadas para la reorganización del flujo de instrucciones.

Estudiadas en el primer bloque las distintas técnicas existentes para incrementar el rendimiento de los sistemas monoprocesador, el objetivo global que se persigue con el segundo bloque es conocer el procesamiento paralelo, profundizando de esta forma en los conocimientos que el estudiante ya posee en materia de arquitectura y tecnología de computadores. Con el fin de obtener una visión de conjunto se presentan las arquitecturas paralelas más relevantes, sus fundamentos y los mecanismos adecuados para su utilización eficiente en la ejecución de algoritmos. Además, se detallan los aspectos fundamentales de las arquitecturas más generalistas, tales como los clusters, así como los métodos de programación más extendidos y ampliamente utilizados, tanto en paradigmas como en bibliotecas de programación.

CONTENIDOS

El contenido de la asignatura se encuentra dividido en dos partes:

1.
a

parte

El programa de esta parte de la asignatura sigue el contenido del texto base de la forma siguiente:

TEMA 1.	DISEÑO DE PROCESADORES
1.1	Evolución de los microprocesadores.
1.2	Diseño del juego de instrucciones del procesadores.
1.3	Principio del rendimiento del procesador.

	1.4	Procesamiento paralelo a nivel de instrucción.
TEMA 2.	PROCESADORES SEGMENTADOS	
	2.1	Fundamentos de la segmentación.
	2.2	Diseño de procesadores segmentados.
	2.3	Procesadores supersegmentados.
TEMA 3.	MEMORIA Y SISTEMAS DE E/S	
	3.1	Introducción.
	3.2	Perspectiva general de los sistemas informáticos.
	3.3	Conceptos clave: latencia y ancho de banda.
	3.4	Jerarquía de memoria.
TEMA 4.	ORGANIZACIÓN SUPERESCALAR	
	4.1	Limitaciones de la segmentación escalar.
	4.2	De segmentaciones escalares a superescalares.
	4.3	Introducción a la segmentación superescalar.
TEMA 5.	TÉCNICAS SUPERESCALARES	
	5.1	Técnicas de flujo de instrucciones.
	5.2	Técnicas de flujo de datos de registros.
	5.3	Técnicas de flujo de datos de memoria.
TEMA 9.	TÉCNICAS AVANZADAS DE FLUJO DE INSTRUCCIONES	
	9.1	Introducción
	9.2	Técnicas de predicción estáticas de saltos.

- 9.3 Técnicas de predicción dinámica de saltos.
- 9.4 Predictores híbridos de saltos.
- 9.5 Otras técnicas y problemas de flujos de instrucciones.

2. a

parte

El programa de esta parte de la asignatura sigue el contenido del texto base de la forma siguiente:

- | | |
|---------|---|
| TEMA 1. | INTRODUCCIÓN A LAS ARQUITECTURAS PARALELAS. |
| | 1.1 Aspectos básicos de la computación paralela. |
| | 1.2 Conclusiones. |
| TEMA 2. | TIPOS DE COMPUTACIÓN PARALELA. TAXONOMÍA. |
| | 2.1 Taxonomía de las arquitecturas paralelas. |
| | 2.2 Arquitectura de los computadores secuenciales. |
| | 2.2.1 Taxonomía de Flynn. |
| | 2.2.2 Organización del espacio de direcciones de memoria. |
| | 2.3 Resumen de la clasificación de las arquitecturas paralelas. |
| | 2.4 Otros criterios de clasificación. |
| | 2.5 Redes de interconexión. |
| | 2.5.1 Características básicas de algunos encaminadores. |
| | 2.6 Parámetros característicos de los sistemas paralelos. |
| | 2.7 Conclusiones. |
| TEMA 3. | SISTEMAS DE MEMORIA COMPARTIDA. MULTIPROCESADORES. |

3.1

Redes de interconexión
dinámicas o indirectas.

3.1.1 Redes de medio compartido.

a) Bus compartido. b) Múltiples buses compartidos.

3.1.2 Redes conmutadas. a) Redes *crossbar* o matriciales. b) Redes multietapa. c) Permutaciones. d) Ejemplos de redes de interconexión multietapa.

3.2 Coherencia de cache.

1. Soluciones para la coherencia de cache. a) Políticas de actualización de memoria principal. b) Política de actualización de caches. c) Esquema de interconexión.

2. Protocolos de cache del tipo *snoopy*. a) Versión de escritura por actualización. b) Escritura por invalidación y post-escritura de cache.

3.2.3 Protocolos basados en esquema de directorios. a) Directorios de mapa completo. b) Directorio limitado. c) Directorios encadenados. d) Ejemplo de protocolo de directorio.

3.3 Conclusiones.

TEMA 4.SISTEMAS DE MEMORIA DISTRIBUIDA. MULTICOMPUTADORES: CLUSTERS.

1. Redes de interconexión estáticas.

2. 4.1.1 Especificaciones de las redes estáticas.

1. *Clusters*.

1. Consideraciones generales sobre los *clusters*.

2. ¿Por qué *clusters*?

3. ¿Cuándo y cómo utilizar un *cluster*?

1. Programación de *clusters*.

1. Opciones de programación mediante paso de mensajes.

2. Creación de procesos.

3. Envío y recepción de mensajes. a) Paso de mensajes síncronos. b) Paso de mensajes bloqueantes y no-bloqueantes. c) Selección y tamaño del mensaje. d) Funciones colectivas de paso de mensajes. e) Resumen de primitivas básicas para paso de mensajes.

1. Paradigmas de programación paralela con paso de mensajes.

1. Paradigma Maestro/Esclavo.

2. Paradigma SPMD (*Single Program Multiple Data*).

1. Evaluación del rendimiento de un *cluster*.

1. Análisis del protocolo de comunicación.

2. Tiempo de ejecución, tiempo de comunicación, latencia y ancho de banda.

3. Test *ping-pong*.

4. Resultados experimentales.

1. Factores que influyen en la velocidad computacional.

1. Granularidad de los procesos.
2. Factor de aceleración (*speedup*).
3. Ley de Amdahl.
4. Eficiencia.
5. Coste.
6. Escalabilidad.
7. Balance de carga.

1. Conclusiones

TEMA 5. PVM (*PARALLEL VIRTUAL MACHINE*).

1. Características de PVM.

1. Antecedentes históricos y versiones de PVM.
2. Obtención de PVM.

1. Arquitectura de PVM.

1. Modelo de computación.
2. Modelo de implementación.
3. Arranque y configuración de PVM.

4. Construcción de la máquina virtual. a) Arranque del demonio maestro. b) Creación de los demonios esclavos. c) La tabla de host. d) El identificador de una tarea.

5. Modelo de comunicación. a) Mensajes. b) Tarea-demonio. c) Demonio-demonio. d) Comunicación directa entre tareas. e) Limitación de los recursos.

1. Programación de aplicaciones en PVM.

5.3.1 La interfaz de usuario de PVM. a) Funciones para el control de procesos. b) Funciones de información. c) Funciones de configuración dinámica de la máquina virtual.

d) Funciones de señalización.

e) Funciones de control de buffers.

f) Funciones de empaquetado/desempaquetado de

datos. g) Funciones para el envío y recepción de mensajes. h) Funciones para operaciones colectivas.

1. Instalación de PVM y compilación de aplicaciones.

1. Compilación del software PVM.
2. Configuración de las variables de usuario.
3. Compilación de aplicaciones.

1. Conclusiones

TEMA 6. PARALELIZACIÓN DE ALGORITMOS DE CLASIFICACIÓN.

1. Operaciones básicas de la clasificación paralela.

1. Clasificación por intercambio directo o burbuja.

1. Algoritmo secuencial.

2. Transposición impar-par.

1. Clasificación *shell*.

1. Algoritmo secuencial.

2. Paralelización del algoritmo *shell* en un hipercubo.

1. Clasificación *quicksort*.

1. Algoritmo secuencial.

2. *Quicksort* paralelo en un hipercubo.

2. Conclusiones

Una información más detallada sobre la asignatura se encuentra disponible en la Guía Didáctica de la asignatura.

EQUIPO DOCENTE

Nombre y Apellidos

Correo Electrónico

Teléfono

Facultad

Departamento

JOSE SANCHEZ MORENO

jsanchez@dia.uned.es

91398-7146

ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA

INFORMÁTICA Y AUTOMÁTICA

Nombre y Apellidos

Correo Electrónico

Teléfono

Facultad

Departamento

SEBASTIAN DORMIDO CANTO

sebas@dia.uned.es

91398-7194

ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA

INFORMÁTICA Y AUTOMÁTICA

Nombre y Apellidos

Correo Electrónico

Teléfono

Facultad

Departamento

VICTORINO SANZ PRAT

vsanz@dia.uned.es

91398-9469

ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA

INFORMÁTICA Y AUTOMÁTICA

Nombre y Apellidos

Correo Electrónico

Teléfono

Facultad

Departamento

DAVID MORENO SALINAS

dmoreno@dia.uned.es

91398-7942

ESCUELA TÉCN.SUP INGENIERÍA INFORMÁTICA

INFORMÁTICA Y AUTOMÁTICA

BIBLIOGRAFÍA BÁSICA

1.^a parte:

JOHN P. SHEN y MIKKO H. LIPASTI. *Arquitectura de Computadores: Fundamentos de los procesadores superescalares*. Madrid: McGraw-Hill, 2005.

2.^a parte:

S. DORMIDO, R. HERNÁNDEZ, S. ROS y J. SÁNCHEZ. *Procesamiento Paralelo: Teoría y Programación*. Madrid: Sanz y Torres, 2003.

BIBLIOGRAFÍA COMPLEMENTARIA

Para ambas partes:

J. L. HENNESSY y D. A. PATTERSON. *Computer Architecture: A Quantitative Approach (3th. edition)*. San Francisco, CA: Morgan Kaufmann Publishers, 2002.

D. SIMA, T. FOUNTAIN y P. KACSUK. *Advanced Computer Architectures*. Reading, MA: Addison Wesley, 1997.

JULIO ORTEGA, MANCIA ANGUITA y ALBERTO PRIETO. *Arquitectura de Computadores*, Thomson, 2005.

1.ª parte:

D. A. PATTERSON y J. L. HENNESSY. *Organización y diseño de computadoras: La interfaz hardware/software*. Madrid: McGraw-Hill, 1995.

S. DORMIDO, M. A. CANTO, J. MIRA y A. DELGADO. *Estructura y tecnología de computadores (2.ª edición)*. Madrid: Sanz y Torres, 2000.

W. STALLINGS. *Organización y arquitectura de computadores (5.ª edición)*. Madrid: Prentice Hall, 2000.

2.ª parte:

D. E. CULLER y J. PAL. *Parallel Computer Architecture. A Hardware/Software Approach*. San Francisco, CA: Morgan Kaufmann, 1999.

K. HWANG y Z. XU. *Advanced Computer Architecture: Parallelism, Scalability, Programmability*. New York, NY: McGraw-Hill, 1993.

A. GEIST, A. BEGUELIN, J. DONGARRA, W. JIANG, R. MANCHEK y V. SUNDERAM. *PVM: Parallel Virtual Machine. A Users' Guide and Tutorial for Networked Parallel Computing*. Cambridge, MA: MIT Press, 1994.

B. WILKINSON y M. ALLEN. *Parallel Programming. Techniques and Applications Using Networked Workstations and Parallel Computers*. Englewood Cliffs, NJ: Prentice-Hall, 1999.

R. HERNÁNDEZ, J. C. LÁZARO, R. DORMIDO y S. ROS. *Estructuras de Datos y Algoritmos*. Madrid: Prentice-Hall, 2001.

SISTEMA DE EVALUACIÓN

7.1. PRUEBAS PRESENCIALES

La evaluación de la asignatura se efectuará mediante la realización de dos pruebas presenciales, a celebrar una en febrero y otra en junio, o ambas en septiembre. Durante las pruebas (2 horas) no estará permitido el uso de ningún tipo de material, excepto calculadora científica no programable.

El temario a estudiar para superar la primera y segunda pruebas presenciales se

corresponde con las dos partes de la asignatura, respectivamente.

Para la evaluación tanto del primer bloque de la asignatura como del segundo, las pruebas presenciales constarán de un test compuesto de preguntas teórico/prácticas. En el test se valorará fundamentalmente la *comprensión* y el *razonamiento*. Así se plantearán cuestiones en las que la lectura detenida de los temas de la asignatura sea suficiente para garantizar la respuesta correcta, mientras que en otras será necesario aplicar razonamientos, semejantes a los desarrollados a lo largo del temario.

En su caso, como complemento a las pruebas presenciales, la realización de las prácticas permitirá analizar la capacidad del alumno para trasladar los conceptos adquiridos del campo teórico al campo práctico.

La calificación final de la asignatura se obtendrá mediante la media aritmética de las calificaciones obtenidas en las dos pruebas presenciales, si y sólo si en ambas se ha alcanzado una nota mayor o igual que 4,0. La nota de cada prueba presencial, siempre y cuando sea mayor que 4,0, será considerada únicamente hasta la convocatoria de septiembre del mismo curso académico, fecha en la que la calificación como apto o no apto se aplicará a la asignatura completa.

7.2. PRÁCTICAS

Al comienzo del primer cuatrimestre, el equipo docente planteará la posibilidad de realizar prácticas voluntarias utilizando software de simulación de procesadores. Estos trabajos tendrán repercusión sobre la calificación de la primera parte de la asignatura en función de la nota obtenida en la prueba presencial.

Toda la información necesaria para realizar las prácticas estará disponible en el curso virtual WebCT (<http://virtual.uned.es>). Adicionalmente, el software necesario también se depositará en el servidor WWW de la Escuela Técnica Superior de Ingeniería Informática (<http://www.ii.uned.es>).

No hay prácticas en el 2.^o cuatrimestre.

HORARIO DE ATENCIÓN AL ESTUDIANTE

Los lunes lectivos de 16 a 20 h., en el edificio de la Escuela Técnica Superior de Ingeniería Informática, C/ Juan del Rosal 16 28040 Madrid.

1.^a prueba presencial:

D. Sebastián Dormido Canto

Despacho 5.11 Tel.: 91 398 71 94

D. José Sánchez Moreno

Despacho 5.11 Tel.: 91 398 71 46

2.^a prueba presencial:

D. Salvador Ros Muñoz

Despacho 5.05 Tel.: 91 398 72 05

D. Roberto Hernández Berlinches

Despacho 5.09 Tel.: 91 398 71 96

OTROS MEDIOS DE APOYO

En el curso virtual disponible en CiberUNED (<http://virtual.uned.es>) se dispone de información actualizada de interés general.

Existe la posibilidad de realizar consultas sobre la asignatura utilizando el correo electrónico: aic@dia.uned.es para la 1.^a prueba presencial y aic2@dia.uned.es para la segunda

IGUALDAD DE GÉNERO

En coherencia con el valor asumido de la igualdad de género, todas las denominaciones que en esta Guía hacen referencia a órganos de gobierno unipersonales, de representación, o miembros de la comunidad universitaria y se efectúan en género masculino, cuando no se hayan sustituido por términos genéricos, se entenderán hechas indistintamente en género femenino o masculino, según el sexo del titular que los desempeñe.