En el proceso de adquisición de las competencias específicas mencionadas, esta asignatura contribuye ofreciendo al alumno los siguientes resultados de aprendizaje:
Saber las diferencias entre los procesadores RISC y los procesadores CISC.
Clasificar y conocer las características generales de las arquitecturas paralelas.
Conocer y saber utilizar las medidas para evaluar el rendimiento de un computador.
Conocer las características de los procesadores segmentados.
Conocer y saber analizar los distintos tipos de riesgos presentes en la segmentación.
Conocer las técnicas que evitan los riesgos en la segmentación.
Entender el funcionamiento del algoritmo de Tomasulo como técnica de planificación dinámica en la segmentación.
Entender qué son y cómo se tratan los riesgos estructurales, de datos y de control en un procesador segmentado.
Conocer las bases de la ejecución de instrucciones fuera de orden en un procesador segmentado.
Saber qué son el front-end, el núcleo de ejecución fuera de orden y el back-end de un procesador superescalar.
Conocer las técnicas estáticas y dinámicas más utilizadas para la especulación del resultado y la dirección de destino de una instrucción de salto condicional.
Conocer técnicas que mejoran el ancho de banda de un procesador, como son la prelectura, la predecodificación y la traducción de instrucciones.
Comprender la finalidad del renombramiento de registros y conocer las diferentes formas que existen para incorporar esta técnica en un procesador superescalar.
Entender la relevancia de las etapas de distribución y terminación.
Entender cómo se mejora el procesamiento de las instrucciones de carga y almacenamiento en un procesadores superescalar.
Conocer cómo se consigue que un procesador superescalar tenga precisión de excepción.
Entender otras formas de explotar el paralelismo a nivel de instrucción, como son las aproximaciones VLIW y EPIC.
Conocer las características de un procesador VLIW junto con sus ventajas, sus inconvenientes, sus orígenes y su proyección de futuro.
Conocer las técnicas de planificacion estática que se utilizan para evitar la problemática que conlleva el procesamiento VLIW.
Entender las aportaciones del concepto EPIC para evitar los inconvenientes de los procesadores VLIW.
Conocer cómo algunos conceptos EPIC se han implementado en la arquitectura Intel Itanium.
Conocer las características básicas de los procesadores vectoriales, su evolución y sus perspectivas de futuro.
Entender las diferencias entre procesadores vectoriales y matriciales.
Comprender cómo funcionan las unidades vectoriales aritmético-lógicas y de acceso a memoria.
Conocer un repertorio genérico de instrucciones vectoriales y las técnicas que se utilizan para resolver determinados inconvenientes como son el almacenamiento de datos en memoria con separación superior a la unidad, los bucles con instrucciones ejecutadas condicionalmente o el procesamiento de vectores con una longitud superior a la de los registros vectoriales.
Saber cómo calcular el tiempo de ejecución de un conjunto de instrucciones vectoriales y de un bucle escalar vectorizado mediante la técnica de seccionamiento.
Analizar y distinguir las características de las principales plataformas de computación paralela, ya sea desde el punto de vista del programador o de la arquitectura hardware.
Conocer los diferentes tipos de redes para la interconexión de componentes en sistemas de memoria compartida, analizando las ventajas e inconvenientes de cada tipo.
Estudiar las técnicas más comunes para el mantenimiento de la coherencia en sistemas de caché compartida.
Estudiar las características y arquitecturas más comunes de los sistemas tipo clúster.
Analizar y conocer el rendimiento y las ventajas de uso de los sistemas de computación paralela.
